

中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE
MINISTRY OF ECONOMIC AFFAIRS
REPUBLIC OF CHINA

茲證明所附文件，係本局存檔中原申請案的副本，正確無訛，
其申請資料如下：

This is to certify that annexed is a true copy from the records of this
office of the application as originally filed which is identified hereunder:

申請日：西元 2002 年 12 月 05 日
Application Date

申請案號：091135334
Application No.

申請人：瀚工科技股份有限公司、國立台灣大學
Applicant(s)

局長
Director General

蔡練生

發文日期：西元 2003 年 8 月 4 日
Issue Date

發文字號：09220783700
Serial No.

| | |
|-------|-------|
| 申請日期： | IPC分類 |
| 申請案號： | |

(以上各欄由本局填註)

發明專利說明書

| | | |
|--------------------|----------------------|--|
| 一、 發明名稱 | 中文 | 多頻段放大器電子電路及其設計方法 |
| | 英文 | a multi-band electronic circuit |
| 二、 發明人 (共3人) | 姓名 (中文) | 1. 呂學士 |
| | 姓名 (英文) | 1. Shey-Shi LU |
| | 國籍 (中英文) | 1. 中華民國 TW |
| | 住居所 (中文) | 1. 台北市中正區(100)連雲街57-2號4樓-1 |
| | 住居所 (英文) | 1. 4F1.-1, No. 57-2, Lianyun St., Jungjeng Chiu, Taipei, Taiwan 100, R.O.C. |
| 三、 申請人 (共2人) | 名稱或 姓名 (中文) | 1. 瀚工科技股份有限公司 2. 國立台灣大學 |
| | 名稱或 姓名 (英文) | 1. Memetics Technology Co., Ltd. 2. National Taiwan University |
| | 國籍 (中英文) | 1. 中華民國 TW 2. 中華民國 TW |
| | 住居所 (營業所) (中文) | 1. 台北市松山區八德路四段六九七號八樓之一 (本地址與前向貴局申請者不同) 2. 台北市大安區羅斯福路四段一號 (本地址與前向貴局申請者不同) |
| | 住居所 (營業所) (英文) | 1. 8F1.-1, No. 697, Sec. 4, Bade Rd., Sungshan Chiu, Taipei, Taiwan 105, R.O.C. 2. No. 1, Sec. 4, Luosfu Rd., Daan Chiu, Taipei, Taiwan 106, R.O.C. |
| | 代表人 (中文) | 1. 李汪聲 2. 陳維昭 |
| | 代表人 (英文) | 1. Wang-Sheng LEE 2. Wei-Jao CHEN |



| | |
|-------|-------|
| 申請日期： | IPC分類 |
| 申請案號： | |

(以上各欄由本局填註)

發明專利說明書

| | | |
|--------------------|-----------------------|--|
| 一、 發明名稱 | 中 文 | |
| | 英 文 | |
| 二、 發明人 (共3人) | 姓 名 (中 文) | 2. 邱弘緯 |
| | 姓 名 (英 文) | 2. Hung-Wei CHIU |
| | 國 籍 (中 英 文) | 2. 中華民國 TW |
| | 住居所 (中 文) | 2. 台北市大同區(103)延平北路四段294巷48號 |
| | 住居所 (英 文) | 2. No. 48, Lane 294, Sec. 4, Yanping N. Rd., Datung Chiu, Taipei, Taiwan 103, R.O.C. |
| 三、 申請人 (共2人) | 名稱或 姓 名 (中 文) | |
| | 名稱或 姓 名 (英 文) | |
| | 國 籍 (中 英 文) | |
| | 住居所 (營業所) (中 文) | |
| | 住居所 (營業所) (英 文) | |
| | 代表人 (中 文) | |
| | 代表人 (英 文) | |



申請日期：

IPC分類

申請案號：

(以上各欄由本局填註)

發明專利說明書

| | | |
|--------------------|----------------------|--|
| 一、 發明名稱 | 中文 | |
| | 英文 | |
| 二、 發明人 (共3人) | 姓名 (中文) | 3. 李勃緯 |
| | 姓名 (英文) | 3. Po-Wei LEE |
| | 國籍 (中英文) | 3. 中華民國 TW |
| | 住居所 (中文) | 3. 台北市信義區(110)福德街268巷34之2號4樓 |
| | 住居所 (英文) | 3. 4Fl., No. 34-2, Lane 268, Fude St., Shinyi Chiu, Taipei, Taiwan 110, R.O.C. |
| 三、 申請人 (共2人) | 名稱或姓名 (中文) | |
| | 名稱或姓名 (英文) | |
| | 國籍 (中英文) | |
| | 住居所 (營業所) (中文) | |
| | 住居所 (營業所) (英文) | |
| | 代表人 (中文) | |
| | 代表人 (英文) | |



四、中文發明摘要 (發明名稱：多頻段放大器電子電路及其設計方法)

本發明是有關於一種多頻段電子電路 (Multi-band electronic circuit) 及其設計方法。主要乃利用電晶體偏壓電流或偏壓電壓之改變，造成電容改變，而達成頻段切換之功能。由於使用電流或電壓來切換頻段，本發明相對於習知之技術，不需使用晶片外之電感及電容，且不用額外打線，有助於良率及產量之提昇。


伍、(一)、本案代表圖為：第 四 圖

(二)、本案代表圖之元件代表符號簡單說明：

| | | |
|-----------|---------|----------|
| 400 輸入端 | 401 電流源 | 402 電容 |
| 403 電流源 | 404 電感 | 405 集極電流 |
| 406 電壓源 | 407 電阻 | 408 電晶體 |
| 409 電容 | 410 電阻 | 411 電源 |
| 412 R_2 | 413 電晶體 | 414 輸出端 |

陸、英文發明摘要 (發明名稱：a multi-band electronic circuit)

This invention is related to a multi-band electronic circuit and its design methodology. The application frequency band is switched from one band to another by changing the bias current or bias voltage of a transistor. Compared with the prior art, our invention does not need off-chip inductor/capacitor and additional wire bonding, which is helpful to the enhancement of the yield



四、中文發明摘要 (發明名稱：多頻段放大器電子電路及其設計方法)

陸、英文發明摘要 (發明名稱：a multi-band electronic circuit)

and throughput and the reduction of cost.



一、本案已向

國家(地區)申請專利

申請日期

案號

主張專利法第二十四條第一項優

二、☐主張專利法第二十五條之一第一項優先權：

申請案號：

日期：

三、主張本案係符合專利法第二十條第一項☐第一款但書或☐第二款但書規定之期間

日期：

四、☐有關微生物已寄存於國外：

寄存國家：

寄存機構：

寄存日期：

寄存號碼：

☐有關微生物已寄存於國內(本局所指定之寄存機構)：

寄存機構：

寄存日期：

寄存號碼：

☐熟習該項技術者易於獲得,不須寄存。



五、發明說明 (1)


【發明所屬之技術領域】

本發明係有關於一種新的多頻段放大器 (Multi-band Low Noise Amplifier) 電子電路及其設計方法，尤指一種利用偏壓電流或偏壓電壓之改變而達成頻段切換之放大器電子電路及其設計方法，藉以有效簡化低雜訊放大器電子電路設計之複雜度者。

【先前技術】

無線通訊產業已演進至多種標準/多種服務之境地，例如無線區域網路 (Wireless Local Area Network, WLAN) 使用 2.4 GHz, 5.2 GHz, 5.7 GHz 頻段、GSM 行動電話使用 0.9GHz, 1.8 GHz, 1.9 GHz 頻段、而全球定位系統 (Global Position System, GPS) 使用 1.5 GHz 頻段。因此最好能將多種標準整合在同一收發機晶片中，亦即要能設計製作出多頻段收發機。設計多頻段收發機最主要的挑戰，在於增進通訊機的功能之同時，能使用最少額外之電路，譬如像是低雜訊放大器。

習知設計多頻段收發機的策略是，針對某一頻段就設計符合該頻段的低雜訊放大器。換言之，要設計能使用 0.9GHz, 1.8 GHz, 1.9 GHz 頻段之三頻收發機，就須設計三組低雜訊放大器以因應三種不同頻率。因此在設計低雜訊放大器時，與其相關的增益、雜訊指數 (Noise Figure)、輸入阻抗及輸出阻抗，都是對某一特定頻段來做設計。如此一來，多頻段收發機之整個電路的面積及功率消耗





五、發明說明 (2)

，都要比單頻段收發機大許多。以第一圖所示傳統整合多頻段應用之接收機為例：從天線100、頻段選擇濾波器101、低雜訊放大器103、鏡像消除濾波器104到頻道選擇濾波器107，為應用頻段一之獨立接收路徑。從天線109、頻段選擇濾波器110、低雜訊放大器112、鏡像消除濾波器113到頻道選擇濾波器116，為應用頻段二之獨立接收路徑。從天線118、頻段選擇濾波器119、低雜訊放大器121、鏡像消除濾波器122到頻道選擇濾波器125，為應用頻段三之獨立接收路徑。

以應用頻段一之獨立接收路徑來做說明，訊號由天線100接收進來之後，先經過頻段選擇濾波器101來濾除應用頻段一外之頻段，然後再經由下一級之低雜訊放大器103來放大訊號且減低雜訊的增加。再接下來由鏡像消除濾波器104來消除鏡像頻率處的雜訊，經降頻後，由頻道選擇濾波器107挑選應用頻段一中的某一頻道。接下來是應用頻段一、應用頻段二及應用頻段三共用之電路部份，訊號在確認為某一應用頻段之後，再降頻並利用類比-數位轉換器128來將訊號數位化，最後由數位訊號處理129來處理已數位化之訊號。

由以上之敘述可知，在整合多頻段應用之接收機時，傳統的做法是將各頻段應用電路分別設計，再全部放在一起。而接收機中的關鍵電路低雜訊放大器，也須要針對不同頻段而設計。這樣一來整個電路的面積及功率消耗勢必大大增加。在以往所發表的論文中，對於整合多頻段應用



五、發明說明 (3)

的電路，都是採用這樣子的做法（亦即，使用不同低雜訊放大器來處理不同頻段），可參照：


一、T. Antes 氏和C. Conkling 氏在1996年十二月於Microwave RF 上發表之論文："RF chip set fits multimode cellular/PCS handsets," 。

二、S. Wu 氏和B. Razavi 氏在1998年十二月於IEEE JSSC 上發表之論文："A 900-MHz/1.8-GHz CMOS receiver for dual-band applications," 。

三、R. Magoon 氏, I. Koullias 氏, L. Steigerwald 氏, W. Domino 氏, N. Vakillian 氏, E. Ngompe 氏, M. Damgaard 氏, K. Lewis, 和A. Molna 氏在2001年二月於ISSCC Digest of Technical papers 上發表之論文："A triple-band 900/1800/1900 MHz low-power image-reject front-end for GSM," 。

四、K. L. Fong 氏在1999年二月於ISSCC Digest of Technical papers 上發表之論文："Dual-band high-linearity variable-gain low-noise amplifiers for wireless applications," 。

最近H. Hashemi 氏和A. Hajimiri 氏在2002年一月於IEEE Transactions on Microwave Theory and Techniques 上發表之論文："Concurrent Multiband Low-Noise Amplifiers-Theory, Design, and Applications," 乃使用同一低雜訊放大器來處理多頻段之訊號。此種多頻段的低雜訊放大器由於可以使用同一低雜




五、發明說明 (4)

訊放大器滿足不同頻段的要求，所以在多頻段應用的整合上，可以簡化收發機的設計（不須要設計多個不同的低雜訊放大器）。這樣一來也可以縮小整個系統電路的面積並減少消耗功率，而面積的縮小及消耗功率的減少，對於電路的商品化是非常有利的。

H. Hashemi 氏和A. Hajimiri 氏所提出之低雜訊放大器的設計方法不同於傳統低雜訊放大器之設計方法。請參照第二圖，傳統低雜訊放大器的設計方法為利用源極電感207產生輸入阻抗匹配所需之電阻（通常為50W），再利用電感201，使其與看入閘極端之總輸入電容達成共振於所欲頻段。輸出端處則使用電感204和電容208所構成的共振腔，選擇出所欲之頻段。

關於上述H. Hashemi 氏和A. Hajimiri 氏所提出的多頻段低雜訊放大器的設計方法，請參照第三圖。在輸入端處，除了使用習知可產生輸入阻抗匹配所需之電阻（通常為50W）的電感310及可達成共振於所欲頻段之電感304外，其又增設了並聯組合之電感301及電容302。目的在於增加另一共振頻率，達成多頻段輸入匹配之功能。在輸出端處，除了使用習知由電感312及電容313所組成之並聯共振腔外，亦增設了串聯組合之電感307及電容306。目的也在於增加另一共振頻率，達成選擇所欲多頻段之功能。簡言之H. Hashemi 氏和A. Hajimiri 氏乃以增加電感及電容之數量來達成多頻段應用之功能。這樣子的設計方法有不少缺點。



五、發明說明 (5)


首先，此設計一共用了五個電感（即電感301、電感304、電感307、電感310和電感312，其中電感301和電感304為晶片外的電感）和三個電容（包括電容302、電容306和電容313，其中電容302為晶片外的電容），比起傳統低雜訊放大器的設計（請參考第二圖，具三個晶片上的電感：201、204、207和一個晶片上的電容：208）要多了兩個電感和兩個電容。由於電感、電容數目的增加，甚至使用到晶片外的電感、電容（比在晶片上的電感、電容面積要大很多）。整個電路的面積變得很大，而且沒有辦法將整個設計整合於同一晶片上。晶片外之電感及電容須額外之打線及配線，增加成本且降低可靠度，這對於積體電路的量產和商品化是相當不利的。在設計低雜訊放大器的時候，通常會儘量減少電感的使用，一來是因為電感所佔面積很大，二來是在晶片上的電感其品質因子

（Quality Factor）不高，會造成雜訊指數的劣化。所以在設計低雜訊放大器時，一般是要儘量避免使用電感。而H. Hashemi氏和A. Hajimiri氏所提出的方法卻是增加電感的使用。

因此非常需要有一種不增加面積及元件數量且不需額外打線、配線，但仍能處理多頻段的放大器。

【發明內容】


本發明之目的在提供一種多頻段放大器電子電路及其設計方法，僅使用單一放大器即可達成多種頻段之輸入阻



五、發明說明 (6)

抗匹配，而且不增加面積、元件數量，也不需額外打線、配線。

為不增加面積、元件數量，也不要額外打線、配線，本發明提出改變放大器中電晶體的偏壓操作條件（操作電壓或操作電流），來改變放大器中電晶體的基極-射極或基極-集極間的電容（如果使用的電晶體為雙極電晶體，bipolar junction transistors or heterojunction bipolar transistors）；或者放大器中電晶體的閘極-源極或閘極-汲極間的電容（如果使用的電晶體為場效電晶體，field effect transistors）。以雙極電晶體為例，看入基極端之總輸入電容，含基極-射極電容與米勒電容（Miller capacitance，其乃由基極-集極電容所造成），二者均會為偏壓操作電流（或偏壓操作電壓）之函數。改變此雙極電晶體的基極操作電壓（或基極操作電流），便會改變集極電流，或者直接改變雙極電晶體之集極電流，就會改變看入基極端之總輸入電容。這樣子一來，由看入基極端之總輸入電容與連接基極端之電感所組成之輸入端共振腔，其共振頻率便會隨著放大器電晶體操作條件（偏壓操作電壓或偏壓操作電流）的不同而改變。進而使得輸入端對有關增益、雜訊指數及輸入阻抗的匹配，在各個不同的頻段均能達成，而不必改變放大器的電路架構。而在輸出端方面，可使用或不使用由電容、電感所產生的共振腔來達成在共振頻率下增益、雜訊指數及輸出阻抗的匹配。由於本發明乃使用電路上原本就一定會有的偏壓操作




五、發明說明 (7)

電壓或偏壓操作電流來達成多頻段阻抗匹配功能，所以相對於習知技藝，既不需增加面積、元件數量，也不要額外打線、配線。

為讓本發明之上述和其他目的，特徵，和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖，作詳細說明如下：

【實施方式】

參閱第四圖，本創作具2.4/ 5.2/ 5.7 GHz多頻段處理功能之實施例的電路圖。在此多頻段低雜訊放大器中，我們利用切換開關改變放大器第一級電晶體408的基極操作電流（當然放大器第一級電晶體408的集極操作電流亦隨之改變），來改變看入第一級電晶體基極端之總輸入電容CIN。CIN和接在基極上的電感404，構成了達成增益、雜訊指數及輸入阻抗匹配的共振腔。當在操作電流條件一下，即切換開關連通至電流源403，此時在本實施例中第一級電晶體之集極電流405 會是3.8 mA，接在基極上的電感404與看入第一級電晶體基極端之總輸入電容CIN組成之共振腔可達成在2.4 GHz（WLAN無線區域網路IEEE 802.11b）的輸入阻抗匹配。而在操作條件二下，即切換開關連通至電流源401，此時在本實施例中第一級電晶體之集極電流405 會是3 mA，接在基極上的電感404與看入第一級電晶體基極端之總輸入電容CIN組成之共振腔可達成在5.2/ 5.7 GHz（WLAN無線區域網路IEEE 802.11a）的輸入阻抗匹配。在輸出端414部份，我們使用了回授電阻



五、發明說明 (8)

410 達成輸出阻抗匹配。在不需輸出阻抗匹配的情況下，可不用回授電阻 410 達成輸出阻抗匹配。電阻 407 及電阻 412 為分別為第一級電晶體及第二級電晶體之負載。本實施例雖用電阻為負載，視需要使用電感或電容負載亦是可以的。重點是輸入端能達成多頻段阻抗匹配。第五圖為所製作出來之晶片照片。由於我們只使用了一個電感 (404)，而且是製作在晶片上的電感，因此不但整個電路可以完全在單一晶片上實現，而且電路的面積非常小，只有 355 mm x 155 mm。這對於商品化非常有利。



有關此多頻段低雜訊放大器在增益上的表現，請參照第六A圖及第六B圖。在操作條件一下（第一級電晶體之集極電流 405 為 3.8 mA），此多頻段低雜訊放大器在 2.4 GHz 的增益 (S21) 達到了 14.1 dB（愈高愈好），而在操作條件二下（第一級電晶體之集極電流 405 為 3.0 mA），此多頻段低雜訊放大器在 5.2/5.7 GHz 的增益 (S21) 分別達到了 14.3 dB 和 13.5 dB（愈高愈好）。有關此多頻段低雜訊放大器在輸入輸出阻抗匹配程度上的表現，請參照第七A及第七B圖。在操作條件一下（第一級電晶體之集極電流 405 為 3.8 mA），此多頻段低雜訊放大器對於輸入阻抗的匹配程度（通常以輸入折返損耗 input return loss S11 來表示），從 1.5 GHz 到 3 GHz 皆低於 -15 dB 以下（愈低愈好）。對於輸出阻抗的匹配程度（通常以輸出折返損耗 output return loss S22 來表示），也是相當不錯（約 -10 dB）。在超外差式接收機 (super-heterodyne



五、發明說明 (9)

receiver) 輸出阻抗的匹配程度(S_{22})才重要。若於直接降頻式(direct conversion or zero-IF)或低中頻接收機(Low IF)之應用,則輸出阻抗匹配與否,並不重要。在操作條件二下(第一級電晶體之集極電流405 為3.0 mA),此多頻段低雜訊放大器對於輸入阻抗的匹配程度(S_{11}),在5.15 GHz和5.35 GHz之間皆低於-22 dB以下(愈低愈好),在5.725 GHz和5.825 GHz之間皆低於-17.5 dB以下(愈低愈好)。輸出阻抗的匹配程度,也是相當不錯。

有關此多頻段低雜訊放大器在雜訊指數上的表現,請參照第八圖。在操作條件一下(第一級電晶體之集極電流405 為3.8 mA),在2.4 GHz的雜訊指數為3.18 dB(愈低愈好),而在操作條件二下(第一級電晶體之集極電流405 為3.0 mA),此多頻段低雜訊放大器在5.2/ 5.7 GHz雜訊指數分別為3.42 dB和3.21 dB(愈低愈好)。一般對於802.11a及802.11b無線區域網路(WLAN)之應用而言,低雜訊放大器之雜訊指數只要低於5 dB即可,輸入(輸出)折返損耗小於-10 dB即可。因此我們可以說,根據本創作之實施例:2.4/ 5.2/ 5.7 GHz多頻段低雜訊放大器,其有關於增益、雜訊指數、輸入阻抗及輸出阻抗匹配程度上的表現,在2.4 GHz、5.2 GHz和 5.7 GHz三個頻段下都有相當好的實施結果。事實上本發明之主要技術內容,將於2003年二月之International Solid State Circuit Conference中發表。此會議乃電路會議中最頂級的會議。



五、發明說明 (10)

相較於習知的多頻段低雜訊放大器，本創作僅使用單一放大器即可達成多種頻段之輸入阻抗匹配，既不增加面積、元件數量，也不需額外打線、配線。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。



圖式簡單說明

第一圖為習知為了多頻段應用所採之多頻段晶片整合方法。

第二圖為習知低雜訊放大器之電路圖。

第三圖為H. Hashemi氏和A. Hajimiri氏所發表之多頻段低雜訊放大器的電路圖。

第四圖為本創作實施例(2.4/ 5.2/ 5.7 GHz多頻段低雜訊放大器)的電路圖。

第五圖為本創作實施例(2.4/ 5.2/ 5.7 GHz多頻段低雜訊放大器)的晶片照片圖。


第六圖A為本創作實施例(2.4/ 5.2/ 5.7 GHz多頻段低雜訊放大器)在操作條件一下的增益表現。

第六圖B為本創作實施例(2.4/ 5.2/ 5.7 GHz多頻段低雜訊放大器)在操作條件二下的增益表現。

第七圖A為本創作實施例(2.4/ 5.2/ 5.7 GHz多頻段低雜訊放大器)在操作條件一下輸入折返損耗對頻率的特性程度表現。

第七圖B為本創作實施例(2.4/ 5.2/ 5.7 GHz多頻段低雜訊放大器)在操作條件二下輸出折返損耗對頻率的特性。

第八圖為本創作實施例(2.4/ 5.2/ 5.7 GHz多頻段低雜訊放大器)在操作條件一下及條件二下雜訊指數對頻率的特性。



圖式簡單說明

< 圖式中之參照件號 >

| | | | |
|-----|----------|-----|---------|
| 100 | 天線 | 101 | 頻段選擇濾波器 |
| 102 | 帶通濾波器 | 103 | 低雜訊放大器 |
| 104 | 鏡像消除濾波器 | 105 | 帶通濾波器 |
| 106 | 本地振盪訊號 | 107 | 頻道選擇濾波器 |
| 108 | 帶通濾波器 | 109 | 天線 |
| 110 | 頻段選擇濾波器 | 111 | 帶通濾波器 |
| 112 | 低雜訊放大器 | 113 | 鏡像消除濾波器 |
| 114 | 帶通濾波器 | 115 | 本地振盪訊號 |
| 116 | 頻道選擇濾波器 | 117 | 帶通濾波器 |
| 118 | 天線 | 119 | 頻段選擇濾波器 |
| 120 | 帶通濾波器 | 121 | 低雜訊放大器 |
| 122 | 鏡像消除濾波器 | 123 | 帶通濾波器 |
| 124 | 本地振盪訊號 | 125 | 頻道選擇濾波器 |
| 126 | 帶通濾波器 | 127 | 中頻訊號 |
| 128 | 類比-數位轉換器 | 129 | 數位訊號處理 |
| 200 | 輸入端 | 201 | 電感 |
| 202 | 偏壓 | 203 | 電壓源 |
| 204 | 電感 | 205 | 電晶體 |
| 206 | 電晶體 | 207 | 電感 |
| 208 | 電容 | 209 | 輸出端 |
| 300 | 輸入端 | 301 | 電感 |
| 302 | 電容 | 303 | 偏壓 |
| 304 | 打線電感 | 305 | 襯墊 |




圖式簡單說明

| | | | |
|-----|---------------|-----|-----------|
| 306 | 電 容 | 307 | 電 感 |
| 308 | 場 效 電 晶 體 | 309 | 場 效 電 晶 體 |
| 310 | 電 感 | 312 | 電 感 |
| 313 | 電 容 | 314 | 輸 出 端 |
| 400 | 輸 入 端 | 401 | 電 流 源 |
| 402 | 電 容 | 403 | 電 流 源 |
| 404 | 電 感 | 405 | 集 極 電 流 |
| 406 | 電 壓 源 | 407 | 電 阻 |
| 408 | 電 晶 體 | 409 | 電 容 |
| 410 | 電 阻 | 411 | 電 源 |
| 412 | 電 阻 (R_2) | 413 | 電 晶 體 |
| 414 | 輸 出 端 | | |



六、申請專利範圍

- 1、一種多頻段放大器電子電路的設計方法，其乃藉由該電路中至少一電晶體偏壓之改變，使該電晶體之輸入阻抗與電性連接於該電晶體輸入端之至少一電感，從某一共振頻段切換至另一頻段，而達成多頻段之切換。
- 2、如申請專利範圍第1項之多頻段放大器電子電路的設計方法，其中該電晶體為雙極電晶體。
- 3、如申請專利範圍第1項之多頻段放大器電子電路的設計方法，其中該電晶體為場效電晶體。
- 4、如申請專利範圍第2項之多頻段放大器電子電路的設計方法，其中電晶體偏壓為電流。
- 5、如申請專利範圍第2項之多頻段放大器電子電路的設計方法，其中電晶體偏壓為電壓。
- 6、如申請專利範圍第4項之多頻段放大器電子電路的設計方法，其中該電晶體之輸入端為基極端。
- 7、如申請專利範圍第6項之多頻段放大器電子電路的其設計方法，其中電晶體偏壓為基極電流。
- 8、如申請專利範圍第6項之多頻段放大器電子電路的設計方法，其中電晶體偏壓為集極電流。
- 9、如申請專利範圍第7項之多頻段放大器電子電路的設計方法，其中電晶體偏壓為射極電流。
- 10、如申請專利範圍第5項之多頻段放大器電子電路的設計方法，其中該電晶體之輸入端為基極端。
- 11、如申請專利範圍第10項之多頻段放大器電子電路的設



六、申請專利範圍

計方法，其中電晶體偏壓為基極電壓。

12、如申請專利範圍第3項之多頻段放大器電子電路的設計方法，其中電晶體偏壓為電流。


13、如申請專利範圍第3項之多頻段放大器電子電路的設計方法，其中電晶體偏壓為電壓。

14、如申請專利範圍第12項之多頻段放大器電子電路的設計方法，其中該電晶體之輸入端為閘極端。

15、如申請專利範圍第14項之多頻段放大器電子電路的設計方法，其中電晶體偏壓為汲-源極電流。

16、如申請專利範圍第13項之多頻段放大器電子電路的設計方法，其中電晶體偏壓為閘極電壓。


17、一種多頻段放大器電子電路，由第一雙極電晶體、第二雙極電晶體、第一電阻、第二電阻、第三電阻、一電感與一電容所組成；第一雙極電晶體與第二雙極電晶體之射極均接地；該電感與該第一雙極電晶體之基極端相連接；該第一電阻之一端與該第一雙極電晶體之集極端相連接；該第一電阻之另一端與電源相連接；該第一雙極電晶體之集極端亦與該電容之一端相連接；該電容之另一端與該第二雙極電晶體之基極相連接；該第二電阻之一端與該第二雙極電晶體之集極端相連接；該第二電阻之另一端與電源相連接；該第三電阻之一端該第二雙極電晶體之基極相連接；該第三電阻之另一端該第二雙極電晶體之集極相連接；藉由該第一雙極電晶體偏壓之改變，使該第一雙極電晶體



六、申請專利範圍

輸入阻抗與該電感，從某一共振頻段切換至另一共振頻段，而達成多頻段之切換。

- 18、如申請專利範圍第17項之多頻段放大器電子電路，其中該第一雙極電晶體偏壓之改變為電流偏壓之改變。
- 19、申請專利範圍第17項之多頻段放大器電子電路，其中該第一雙極電晶體偏壓之改變為電壓偏壓之改變。
- 20、如申請專利範圍第17項之多頻段放大器電子電路，其中電流偏壓之改變為基極電流偏壓之改變。
- 21、如申請專利範圍第17項之多頻段放大器電子電路，其中電流偏壓之改變為集極電流偏壓之改變。
- 22、如申請專利範圍第17項之多頻段放大器電子電路，其中電流偏壓之改變為射極電流偏壓之改變。
- 23、如申請專利範圍第19項之多頻段放大器電子電路，其中電壓偏壓之改變為基極電壓偏壓之改變。
- 24、如申請專利範圍第20項、或第21項、或第22項或第23項之多頻段放大器電子電路，其中第一電阻與第二電阻均為300歐姆；第三電阻為600歐姆；電容為3pF；該第一與第二電晶體射極面積均為12.18平方微米。
- 25、一種多頻段放大器電子電路，由第一場效電晶體、第二場效電晶體、第一電阻、第二電阻、第三電阻、一電感與一電容所組成；第一場效電晶體與第二場效電晶體之源極均接地；該電感與該第一場效電晶體之閘極端相連接；該第一電阻之一端與該第一場效電晶體




六、申請專利範圍


之汲極端相連接；該第一電阻之另一端與電源相連接；該第一場效電晶體之汲極端亦與該電容之一端相連接；該電容之另一端與該第二場效電晶體之基極相連接；該第二電阻之一端與該第二場效電晶體之汲極端相連接；該第二電阻之另一端與電源相連接；該第三電阻之一端該第二場效電晶體之閘極相連接；該第三電阻之另一端該第二場效電晶體之集極相連接；藉由該第一場效體偏壓之改變，使該第一場效電晶體輸入阻抗與該電感，從某一共振頻段切換至另一共振頻段，而達成多頻段之切換。

- 26、如申請專利範圍第25項之多頻段放大器電子電路，其中該第一場效電晶體偏壓之改變為電流偏壓之改變。
- 27、如申請專利範圍第25項之多頻段放大器電子電路，其中該第一場電晶體偏壓之改變為電壓偏壓之改變。
- 28、如申請專利範圍第26項之多頻段放大器電子電路，其中電流偏壓之改變為汲-源極電流偏壓之改變。
- 29、如申請專利範圍第27項之多頻段放大器電子電路，其中電壓偏壓之改變為閘極電壓偏壓之改變。







第一圖




第二圖




第三圖




第四圖




第五圖




第六 A 圖




第六 B 圖



第七 A 圖



第七 B 圖



第八圖